Silicon labs - C8051F410DK

Kezdő lépések

Kit üzembe helyezése

Új projekt létrehozása

Mikrovezérlő konfigurállása

Program írása

Program fordítása, letöltése

További információk

Jumperek

# Leírás Alaphelyzet Megjegyzés
J1 AIN0 bemenet bekötése P1.7-re closed Alapból nincs bekapcsolva
J2 Analóg csatlakozók -
J3 AIN1 bemenet bekötése a P1.6-ra closed Alapból nincs bekapcsolva
J4 Debug adapter csatlakozó -
J5 Nyomógombok és LED-ek engedélyezése all closed
J6 IDAC1V kimenet bekötése az AIN1-re open
J7 Tápfeszültségek kivezetése -
J8 RS232 port -
J9 3,3 V-os stab IC tápjának kiválasztása: VUNREG/5VEC3 VUNREG 5VEC3: Debug adapterről jön
J10 3VD engedélyezése closed
J11 Portok kivezetése -
J12 VREGIN forrásának kiválasztása (+3VD. 5VEC3. VREG); engedélyezés closed: VREG, VREGIN_EN Alapból +3VD, de lényegében mindegy
J13 P0.0 bekötése az IDAC0V-re open Akkor van rá szükség, hogy ha az analóg kimenetet használni kívánjuk
J14 P0.1 bekötése az IDAC1V-re open Akkor van rá szükség, hogy ha az analóg kimenetet használni kívánjuk
J15 VDD rákötése a potencióméterre open Szükség van rá, ha a potenciómétert használjuk
J16 IDAC0V rákötése az AIN0-ra open
J17 VIO kiválasztása (5VEC3, +3VD, VREG, VDD); engedélyezés closed: VREG, VIO_EN Alapból rosszul van jumperelve
J18 P0.1 port engedélyeése a csatlakozón closed Ha kvarc van beforrasztva, le kell szedni a jumpereket.
J19 VREG bekapcsolása, kikapcsolása not GND
J20 Tápfeszültség kivezetés -
J21 VREG engedélyezése és beállítása closed: VREG_, 5.25V Alapból 2,5 V
J22 VREFIN bekötése a P1.2/VREf-re open Alapból closed. Nem lényeges.
J23 VDD LED closed
J24 VREGIN LED closed
J25 Poti rákötése az AIN1-re open
J26 Óra kvarc open
J27 UART bekötése closed: TX, RX
open: RTS, CTS
J28 VREF pufferkondik wire
J29 VBAT engedélyezése closed
J30 VBAT forrása HOLD
J31 Nem beforrasztott open
J32 VDD engedélyezése closed
J33 VIO LED closed