Jó módszer az SR-tároló S=R=1 által okozott bizonytalanságának feloldására, hogy ennek az előfordulását megakadályozzuk. A fenti ábra egy egyetlen D bemenettel rendelkező tároló áramkört mutat. Mivel az alsó ÉS kapu bemenete mindig komplemense a felső kapu bemenetének, a két 1-es bemenet problémája nem fordul elő. Amikor D=1 és az órajel 1, a tároló a Q=1 állapotba kerül. Amikor D=0 és az órajel 1, a Q=0 állapotba kerül. Más szavakkal, amikor az órajel 1, a D pillanatnyi értéke mintának tekinthető, és ezt tároljuk a tárolóban.
Ezt az áramkört időzített D-tárolónak (clocked D latch) hívjuk, amely egy igazi 1 bites memória. A tárolt érték Q-ban mindig elérhető. A D aktuális értékének a memóriába töltéséhez egy pozitív pulzust kell adni az órajelbemenetre. Ez az áramkör 11 tranzisztort igényel. Kicsit mesterkélt (de kevésbé nyilvánvaló) áramkörök 6 tranzisztorral is tudnak tárolni 1 bitet. A gyakorlatban általában az ilyen áramköröket használják.